페이지 1 / 1 KPA XML 문서



KOREAN PATENT ABSTRACTS

*

(11)Publication

1020010064117 A

number:

(43)Date of publication of application:

09.07.2001

(21)Application number: 1019990062250

(71)Applicant:

HYNIX SEMICONDUCTOR INC.

(22)Date of filing:

24.12.1999

(72)Inventor:

JUNG, HYE SUK

(51)Int. CI

G11C 8/00

(54) DELAY LOCKED LOOP WITH FAST LOCKING TIME

(57) Abstract:

PURPOSE: A delay locked loop with fast locking time is provided to enable operation at high frequency by enlarging the pulse width by double and to reduce locking time by adjusting time delay.

CONSTITUTION: The delay locked loop with fast locking time includes a clock buffer(610), the first delay(710), the second delay(720), a delay locked signal driver(700), a clock divider(620), a delay modeling part, the first and second phase comparators (630,660), the first shifter (650) and the

second shifter(680). The clock buffer receives an outer clock and generates a level signal. The first delay delays the output signal of the clock buffer. The second delay delays the output signal of the first delay. The delay locked signal driver buffers and outputs the output signal of the second delay. The clock divider outputs the first signal(ref) and the second signal(delay_in) synchronized once by every forth clocks. The delay modeling part models the delayed value of the second signal and generates a feedback signal. The first and second phase comparators compares the times of feedback signal and the first signal. The first shifter adjusts the delay with response to the output signal of the first phase comparator. The second shifter adjusts the delay with response to the output signal of the second phase comparator.

COPYRIGHT 2001 KIPO

Legal Status

Date of final disposal of an application (20011025) Patent registration number (1003217550000) Date of registration (20020110)

₹ 2001-0064117

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. C1. ² GLIC 8/00	(11) 공개번호 독2001-0064117 (43) 공개일자 2001년07월09일
(21) 출원번호	10-1999-0062250
(22) 출원일자	1999년 12월 24일
(?1) 뚫원인	주식회사 하이닉스반도체 복종설
	경기 이원시 부발을 아미리 산136-1
(??) 핥영자	智祥会
	从整嘴裡从多至了金科哥138世队
(74) 데리인	특허법인 신성 박해현, 특허법인 신성 원석회, 특허법인 신성 화중색, 특허 법인 신성 박정후, 특허법인 신성 정지원
4487 : YS	

(54) 異智 AIZIOI 職器 闪烁正常等等

.& &

8325E

2,3

400

물寒出出,물목 분주기, 위상 비교기, 위포트 제대기, 위포트 레지스터, 달레티라인

844

SEN ZED ME

도1은 중래기술의 지연고장부표 뿔폭도,

도26는 중래기술의 위상 비교기 불쪽도,

도26, 도26, 도26는 중래기술의 위상비교기의 신호 호류도,

도2은 종래기술의 달림이 라인과 쉬프트 레지스터의 븅목도,

도4는 중래기술의 지연고함투표의 신호 호롱도,

도54, 도55는 중래기술의 문제점에 대한 신호 호므로,

도5c는 본 발명의 개선 시합에 대한 신호 호종도,

도6은 본 말명에 대한 지연고청부표의 뿔복도,

도7은 본 발명에 대한 지연고장무표의 신호 호를도,

도8a은 본 발명에서 사용된 제1위상 비교기의 블록도,

도8b는 본 발명에서 사용된 제1위상 비교기의 신호 흐름도,

도9a는 본 발명에서 사용된 제2위상 비교기의 블록도.

도와는 본 발명에서 사용된 제2위상 비교기의 신호 흐름도.

* 도면의 주요 부분에 대한 부호의 설명 *

600 : 클록 버퍼

610 : 클록 분주기

620 : 제1위상 비교기

630 : 제1쉬프트 제어기

640 : 제1쉬프트 레지스터

650 : 제1幅례여 라인

233 342 23

器品带 包藏

ENU FRE NE E T EUR FUNS

본 발명은 반도체메모리 장치에 관한 것으로, 특히 초기의 록킹(Locking) 시간을 빠르게 하는 처엽風敬樂 표에 관한 것이다.

일반적으로 지연고정쭈프란 반도체메모리 장치에서 클록을 사용하는 통계식 메모리의 내부 클록을 에러 없이 외부 클록과 일치되게 하기 위해서 사용하는 회로이다. 즉 외부에서 들어오는 클록이 내부에서 사용 될 때 타이밍 옆래이가 발생하는데, 이 타이밍 옆레이를 제어하여 내부에서 사용하는 클록이 외부에서 들 어오는 클록과 동일하도록 하기 위해서 사용한다.

도1은 종래기술에 따른 지역표정우표의 블록도이다.

도1을 참조하면, 외부 클록에 용답하여 내부의 레벨 신호를 생성하는 블록버퍼(100), 여덟 클록마다 한번 씨 필스를 생성하고 한 필스의 크기가 한 클록 사이클인 클록 분주기(110), 외부 클록과 내부 클록을 비교하는 위상 비교기(120), 위상 비교기의 출력에 응답하여 쉬포트 레지스터를 좌우로 이동시키는 신호를 생성하는 쉬포트 제어기(130), 쉬포트 제어기의 제어를 받아서 좌우로 이동하는 쉬포트 레지스터(140), 신호 떨림(Jitter)을 출이기 위하여 최소의 단위 옆집이로 구성된 옆집이 라인(150), 외부에서 유입된 클록과 실제 내부 클록간의 시간 차이를 보상해 주는 옆집이 모델(160), 지연고정부포회로에서 발생된 클록신호를 내부로 구동시키는 지연고정부표 신호 구동기(170)으로 구성되어 있다.

구체적으로 설명되지 않은 각 블록들의 입출력 신호 관계에 대해서는 후술되는 세부 구성 설명 및 동작설명에서 상세히 언급될 것이다.

도2a는 증래기술에 따른 위상 비교기(120)와 쉬프트 제어기(130)를 도시한 것이다.

위상 비교기는, 클록분주기에서 출력된 제1신호 ref와 외부에서 들어온 클록과 실제 내부에서 사용된 클록의 시간 차를 보상해 주는 떻레를 모델에서 떻레를를 거친 피드백산호 feedback을 압력으로 하여 외부의 제1산호(ref)과 내부의 클록 피드백산호(feedback)을 비교하는 회로이다. 구성은 상기 제1산호 ref와 상기 피드백산호 feedback을 압력으로 하는 두개의 비교기(122)와 상기 피드백산호 feedback을 떻레를 시키는 단위 떻레이(121)와 상기 피드백산호 feedback을 사기 제1산호 ref를 부정논리합한 후 그 출력 신호를 압력으로 하여 출력산호 cmp_pulse를 발생시키는 제어수단(123)으로 이루어져 있다. 쉬프트 제어기는 비교기(130)는 비교기의 출력 산호 PCO 및 PC2를 압력받는 난드게이트(131), 비교기의 출력 산호 PC1 및 PC2를 압력받는 난드게이트(132), 상기 난드게이트(131)의 출력을 반전시키는 인버터(133), 상기 난드게이트(132)의 출력을 반전시키는 인버터(133)의 출력 산호 cmp_pulse를 압력받는 난드게이트(135), 상기 인버터(134)의 출력과 필스발생기(123)의 출력 산호 cmp_pulse를 압력받는 난드게이트(136), 상기 인버터(136)의 출력을 반전시켜 산호 SR을 출력하는 인버터(137), 상기 난드게이트(136)의 출력을 반전시켜 신호 SR을 출력하는 인버터(138)로 구성되어 STA

전체적인 동작은 상기 피드백신호 feedback과 단위 월레이(121)의 출력 신호 ldelay를 상기 제1신호 ref 와 비교하며 상기 피드백신호 feedback과 상기 신호 ldelay가 상기 제1신호 ref의 왼쪽에 있으면 우로 이 동시키기 위해 제머 신호 SR을 생성하고 상가 피드백신호 feedback이 상기 제1신호 ref의 왼쪽에 있고 상 기 신호 ldelay가 상기 제1신호 ref의 오른쪽에 있으면 록킹(Locking)되고 상기 피드백신호 feedback과 상기 신호 ldelay가 모두 오른쪽에 있으면 너무 물레이된 것이므로 좌로 이동시키기 위해 제머 신호 SL을 생성한다.

도3은 뮬레이 라인과 쉬프트 레지스터를 도시한 블록도이다. 쉬프트 레지스터는 뮬레이를 발생시키는 최적의 값을 제공해준다. 쉬프트 제어기(130)의 출력 SR,SL을 받아서 동작시킨다. 상기 신호 SR을 받으면 레지스터를 오른쪽으로 이동시키고 상기 신호 SL을 받으면 레지스터를 오른쪽으로 이동시켜 준다. 쉬프트 레지스터의 출력이 전부 로우이고 하나만 하이이면 그 곳이 뮬레이의 위치를 나타내 준다. 이렇게해서 출력된 하이값은 난드 게이트를 거쳐서 뮬레이 라인으로 입력되는데, 뮬레이 라인은 신호 떨림(Jitter)을 줄이기 위하여 최소의 Տ레이로 구성된 단위 Ś페이들로 되어 있고 쉬프트 레지스터의 제어를 받아서 출력 신호 rcik_dil, fcik_dil을 만든다. 또한 여덟번 째 블록마다 필스가 또는 제2신호 datay_in을 받아서 위상 비교기로 입력되는 신호를 출력한다.

도4의 신호 호롱도를 참조하며 증래기술의 동작에 대하여 설명하면, 먼저 외부에서 들어오는 콜록을 받아서 여덟 클록마다 한번씩 옮기되는 제2신호 delay_in과 그의 반전된 제1신호 ref를 만들어준다. 상기 제1신호 ref는 비교하는 기준이 되는 선호로 쓰이고 상기 제2신호 delay_in은 클록 분주기에서 출력된 신호로써 동래의 라인을 거치고 통해의 모델을 거쳐서 나오는 피드백신호 feedback을 만들어낸다. 상기 피드백신호 feedback은 기준되는 제1신호 ref의 상승 에지와 위상 비교기에서 비교되어져 쉬프트 레지스터를 동작시킨다. 이런 식으로 반복하면서 제1신호 ref와 상기 피드백신호 feedback과 의 최소의 신호 떨림(Jitter)를 가지는 순간에 록킹(Locking)시킨다. 즉 외부에서 들어오는 클록과 내부에서 들어오는 클록과의 시간차를 보상하며 주므로써, 실제 내부에서 동작하는 클록(rcik_dil, fcik_dil)은 내부 동작하게 된다.

여기서 제1신호 ref의 필스 폭을 5n초라고 하고 단위당해이의 필스 폭을 0.2n초, 당해이모델의 필스 폭을 5n초라고 하면 단위당해이와 당해이모델을 지나서 나오는 피드백신호 feedback은 5.2n초가 되고 비교되는 제1신호 ref가 5n초이므로 제1신호 ref보다 나중에 오게 된다. 이런 경우 위상비교기는 처음부터 왼쪽으로 이동하는 쉬프트를 수행하여야 하는데 당해야 라인은 처음에 왼쪽으로 이동할 수 없으므로 지연고정푸 표는 원하는 내부 클록을 만들 수 없게 된다.(도5a 참조)

이와 같은 이유로 고주파로 가면 기존의 料金金材準표 회로는 원하는 내부 클록을 찾지 못하게 된다.

증래 기술의 또 다른 문제점은 단위될레야가 0.2m초로 매우 작기 때문에 저주파에서 상기 제1신호 ref와 상기 피드백신호 feedback을 비교하여 복킹하는데 오랜 시간을 필요로 한다. 예를 들어 플록 사이클이 15m초라고 하면 상기 제1신호 ref는 15m초의 필스를 갖고 될레야를 거쳐나온 피드백신호 feedback은 5.2m 초를 갖는데 이 두 신호를 비교하여 두 신호가 평가되는 때까지 될레야를 15m초 - 5.2m초 = 9.8m초를 주 어야 한다. 9.8m초의 필레여를 주기 위해서는 9.8m초/0.2m초 = 49, 즉 49번의 쉬프트를 해 주머야한다는 결론이 나오는데 이것은 복킹(Locking)하는데 오랜 시간이 걸린 것이다.(도56 참조)

REGIOTATION NOT IN

본 발명은 상기와 같은 중래 기술의 문제점을 해결하기 위하며 안출된 것으로써, 신호의 펄스 길이를 두 배의 클록 사이클로 하며 고주파에서도 동작이 가능하며 또한, 시간 지역을 조정하며 록킹(Locking)하는 데 빠른 시간을 가지는 지역 표정 單표를 제공하는데 그 목적이 있다.

#89 PH ¥ 78

상기 목적을 달성하기 위한 본 발명의 지열고정목표 회로는, 반도체메모리 장치의 자연교정무표에 있어서, 외부 클록을 입력받아 내부에서 사용하는 레벨 신호를 생성하기 위한 클록버퍼; 상대적으로 근 단위 달래이로 구성되어 상기 클록버퍼의 출력신호를 지연시키기위한 제1달레이라인부; 상기 제2달래이로 구성되어 상기 제1달레이라인부로부터의 출력신호를 지연시키기 위한 제2달래이라인부; 상기 제2달래이라인부 보기 제2달래이라인부; 상기 제2달래이라인부 보기 제2달래이라인부 보기 제2달래이라인부 보기 제2달래이라인부 보기 제2달래이라인부 발생기 제2달래이라인부 발생기 제2달래이라인부 발생기 제2달래이라인부 발생하기 위한 클록바퍼의 출력에 응답하여 네 클록마다 한번씩 클록에 옮겨되어 두배의 클록사이클에 해당하는 필스폭을 가지는 제1신호(ref) 및 제2신호(detay_in)를 생성하기 위한 클록분주기; 상기 제2신호가 상기 제1달래이라인부 및 상기 제2달래이라인부를 통해 달래이된 값을 모델링하여 피드백신호를 생성하기 위한 물레이모델링부; 상기 피드백신호와 상기 제1선호에 응답하여 두 신호의 시간차를 비교하는 제1위상비교기 및 제2위상비교기; 상기제1일라이라인부의 달래이값을 조절하기 위한 제1쉬프팅수단; 및 상기 제2위상비교기의 출력신호에 응답하여 상기제1열레이라인부의 달래이값을 조절하기 위한 제1쉬프팅수단; 및 상기 제2위상비교기의 출력신호에 응답하여 상기제2달레이라인부의 달래이값을 조절하기 위한 제2워프팅수단을 포함하여 이루어진다.

이와같이 본 발명은 상기 클록 버퍼의 출력에 응답하여 네 클록마다 한번씩 클록에 용기되어 두배의 클록 사이클에 해당하는 펄스폭을 가지는 신호를 생성하는 물록 분주기와 제1몇億이 라인부 및 제2몇億이 라인 부를 포함하는 구성을 가지고 있어 먼저 큰 평례이를 가진 제1 덮레이 라인부로 뮬레이를 맞추어 시간차 이를 많이 집한후에 최소의 물레이를 가진 제2 물레이 라인부로 정밀한 물레이 조정을 해 주기 때문에 고 주파에서도 동작이 가능하고 저주파에서도 초기에 빠른 록킹(Locking)시간을 달성할 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하며, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하며 설명하기로 한다.

도6은 본 발명의 지현교정單포의 블록도로써, 그의 구성은 외부 클록 신호 CLKb를 입력으로 내부 레벨 신호 fall_ckb를 생성하는 제1클록버퍼(610)와, 외부 클록 신호 CLK를 입력으로 내부 레벨 신호 rise_ckb을 생성하는 제2클록버퍼(610)과, 상기 내부 레벨 신호 rise_ckb을 입력으로 네 클록마다 필스를 띄우는 제2신호 deixv_in과 이에 반전된 제1신호 ref를 생성하는 클록 본주기(620)와, 단위 陽례명를 통해서 용례명된 된 용계명 모델부(690)의 출력이 피드백되어 온 피드백 신호(feedback)와 클록 분주기(620)로부터의 제1된 함께 인호 (Fef)에 응답하며 두 신호의 시간차를 비교하는 제1위상 비교기(630) 및 제2위상 비교기(660)와, 상기 제1위상 비교기(630)의 출력 신호(pc_2n<0:)>)에 응답하며 쉬프트 레지스터단(650)을 제어해주는 제1위상 비교기(640)와, 제1위프트 제어기(640)의 출력 신호 \$R_2, \$L_2를 입력으로 필레인를 좌측미나 위플으로 이동시키는 제1위프트 레지스터(650)와, 제1쉬프트 레지스터의 제어를 받는 큰 물레인 라인으로 구성된 제1필레인 라인부(710)와, 상기 제2위상 비교기(660)의 출력 신호에 응답하며 쉬프트 레지스터(680)와, 제1달레인 라인부(710)와, 상기 제2일레인 라인부를 제어하는 제2쉬프트 레지스터(680)와, 제1달레인 라인부에서 물레면을 거쳐서 나온 신호를 입력으로 하는 최소의 물레면로 구성된 제2월레면 라인부(720)와, 상기 제2물레면 라인부(720)에서 출력된 신호에 응답하며 클록의 시간차를 보상하기 위한

텔레이 모델부(690)와, 삼기 제2變레이 라인부의 두개의 출력 신호(felk_dil, relk_dil)에 응답하며 두 신호를 버퍼링하여 출력하는 지연고정學표 신호 구동기(700)를 포함하며 이루어진다.

도?은 본 발명의 자연 고장 무표 회로의 타이밍도로써, 도?을 참조하여 본 발명의 자연고장무표 회로의 동작상 특징을 간략히 설명하면, 먼저 외부에서 들어오는 clk, clkb를 내부에서 사용하는 레벨 신호 rise_clk, fall_clk로 바꾸어주는 클록 버퍼(610)가 있고, 주기마다 펄스를 생성하는 클록 분주기(620)가 있는데, 종래의 회로에서는 여덟번에 한번씩 클록에 평기되는 펄스를 발생하였지만 본 발명에서는 네번에 한번씩 클록에 평기되는 펄스를 만들어내고 그 펄스의 길이가 두배의 클록사이클이다. 네번마다 한번씩 상기 신호 rise_clk클록에 맞추어 발생하는 제2신호 delay_in을 생성하고 위상이 반대인 제1신호 ref를 생성한다. 상기 제1신호 ref와 필레이모델링부(690)에서 발생된신호 피드백신호 feedback을 입력으로 해서 제1신호(ref)와 상기 피드백신호 feedback을 비교하는 위상비교기(630,670)가 있는데 필레이라인부(710,720)에 따라서 제1위상비교기(630)와 제2위상비교기(660)로 나뉜다. 여기서 설명되지 않은 구체적인 동작은 상세히 효율될 것이다.

도8a는 제1위상 비교기와 제1 쉬프트 제어기의 회로도이고, 도8b는 그에 따른 타이밍도로써, 도8a와 도8b를 참조하여 제1위상비교기(630)와 제1쉬프트 제어기(640)에 대하여 살펴보자. 먼저 제1위상 비교기(630)의 구성은 상기 제1신호 ref와 상기 피드백신호 feedback을 입력으로 하는 두개의 비교기(631)와 상기 피드백신호 feedback을 월레이 시키는 단위 불레이(632)와, 신호 2n_comparator_end와 신호 dll_reset을 부정논리합한 후, 그 출력신호와 상기 제1신호 ref와 상기 피드백신호 feedback을 부정논리곱한 후 그 출력신호물 입력으로 해서 출력 신호 cmp_pulse를 생성하는 제어수단(633)으로 이루어져 있다.

쉬프트 제어기(640)는 제1위상 비교기(630)의 출력 신호 POO,PC2를 입력으로 하는 난드게이트(641)와, 난 드게이트(641)의 출력을 반전하는 제1인버터(642), 인버터(641)의 출력신호와 제어수단(633)의 출력신호 cmp_pulse를 입력으로 하는 난드게이트(643) 및 난드게이트(643)의 출력 반전하며 출력 신호 SR을 생성하는 인버터(644)로 구성되어 있다.

종래의 위상비교기와 동작이 같으며 다른 점은 오른쪽으로 이동하는 동작만 수행한다. 제1신호 ref와 월 레이 된 피드백신호 feedback을 비교해 준 신호 POO와 제1신호 ref와 물레이 된 피드백신호 feedback을 하나의 단위 물레이를 거친 신호 Idelwy와 비교해준 신호 PCV)을 조합하며 쉬프트 제머기는 우로 이동하는 신호 SR을 생성한다.

상기 피드백신호 feedback과 상기 신호 1호elsy가 제1신호 ref보다 앞에 있을 경우 신호 SR을 생성하여 제1쉬프트 레지스터(650)에서 오른쪽 쉬프트가 되도록한다. 상기 피드백신호 feedback이 제1신호 ref보다 앞에 있고 상기 신호 1호elay가 제1신호 ref보다 뒤에 있을 경우 록킹(Lecking)이 걸리게 된다.

도9a, 도9b는 제2위상 비교기(660)와 제2쉬프트 제어기(670)에 대한 회로도와 신호 흐름도이다. 제2위상 비교기(640)는 제1신호 ref와 피드백신호 feedback을 입력으로 하는 두개의 비교기(661)와 상기 피드백 신호 feedback을 불础이 시키는 단위 불础이(662)와 제1신호 ref와 피드백신호 feedback을 입력으로 해서 출력 신호 cmp_pulse를 생성하는 제어수단(663)으로 구성되어 있다.

제2쉬프트 제머기(670)는 제2위상비교기의 출력 신호 POD,PC2를 입력받는 난드게이트(671)와 이를 반전시 인버터(672), 제2위상비교기의 출력신호 PC1,PC3를 입력받는 난드게이트(673)와 이를 반전시킨 인버터(674) 및 상기 인버터(672)의 출력신호와 제머수단(663)의 출력신호 cmp_pulse를 입력받는 난드게 이트(675)와 이를 반전시켜 출력신호 SR을 생성하는 인버터(676), 상기 인버터(674)의 출력신호와 제머수 단(663)의 출력신호 cmp_pulse를 입력받는 난드게이트와(678)해k 이를 반전시켜 출력신호 SL을 생성하는 인버터(679)로 구성되어 있다.

동작은 종래의 위상비교기와 같다. 제어수단(663)은 제1신호 ref와 상기 뮬레이된 피드백신호 feedback가 동시에 하이인 구간에서 펼스를 만든다. 이렇게 만들어진 com_pulse신호가 뜰때 제2쉬프트 제어기(670)는 위상비교기를 통해 나온 신호 PCO, PC1, PC2, PC3을 받아서 SR,SL신호를 출력한다.

제2위상 비교기의 입력 신호 2n_comparator_end신호는 이러한 동작의 시작을 알려주는 신호이다. 내부클록이 2n초의 强권하를 갖게 될 때 상기 신호 2n_comparator_end는 로우 값을 갖게 된다. 제1열랜이 라인으로 시간차를 보상하는 동작이 끝난 후에 제2월레이 라인으로 시간차를 보상하는 동작을 할 수 있도록제어해 주는 신호로써 쓰인다.

뮬레이모델링부(690)은 외부에서 들어온 클록과 실제 내부에서 사용되는 클록의 시간차를 보상하기 위하 여 만들어진 회로이다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문 가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

220 23

상기와 같이 본 발명은 비교하는 기준 시점을 두 배의 클록 사이클에 해당하는 필스를 사용함으로써 고주 파에서도 동작이 가능하게 하였으며, 비교하는 기준 신호와의 뮬레이 차가 큰 경우에 록킹(Locking)시간 이 오래 걸렸던 것을 큰 제1뮬레이 라인과 최소의 제2뮬레이 라인을 사용함으로써 록킹(Locking)하는데 걸리는 시간을 줄여 준다.

(ST) 874 89

청구항 1. 반도체메모리 장치의 저역표정투표에 있어서,

외부 클록을 입력받아 내부에서 사용하는 레벨 신호를 생성하기 위한 클록버퍼;

상대적으로 큰 단위監測이로 구성되어 상기 클록버퍼의 출력신호를 지역시키기위한 제1監測이라인부;

최소 단위될레예로 구성되어 상기 제1틸레이라인부로부터의 <mark>출력신호를 </mark>져영시키기 위한 제2뮬레예라인 부:

상기 제2臺灣이라인부로부터의 출력신호를 버퍼링하며 출력하기 위한 지연교정쭈표신호구동부;

상기 클록버퍼의 출력에 응답하여 네 클록마다 한번씩 클록에 懸겨되어 두배의 클록사미클에 해당하는 펄 스폭을 가지는 제1신호(ref) 및 제2신호(delay_in)를 생성하기 위한 클록분주기;

상기 제2신호가 상기 제1뮬레이라인부 및 상기 제2뮬레이라인부를 통해 뮬레이된 값을 모델링하며 피드백 신호를 생성하기 위한 뮬레이모델링부;

상기 피드백신호와 상기 제1신호에 응답하며 두 신호의 시간차를 비교하는 제1위상비교기 및 제2위상비교 기;

상기 제1위상비교기의 출력신호에 응답하며 상기 제1뮬레이라인부의 뮬레이값을 표절하기 위한 제1쉬포팅 수단; 및

상기 제2위상비교기의 출력신호에 응답하여 상기 제2떻閊여라인부의 떻레이값을 조Α하기 위한 제2쉬포팅 수단

을 포함하며 미루어진 반도체메모리장치의 지영고정解표.

청구항 2. 제1항에 있어서,

상기 제1쉬프팅수단은,

상기 제1岁려워라인부의 옆집이값을 쪼꼈하는 제1쉬프트레지스터; 및

상가 제1위상비교기의 출력신호에 응답하여 상기 제1쉬프트레지스터에 저장된 값을 제1방향으로 쉬프트 제어하기 위한 제1쉬프터제어기

를 포함하여 이루어진 반도체메모리장치의 지연고정쭈죠.

청구항 3. 제1항에 있어서,

상기 제2쉬프팅수단은...

상기 제2월명이라인부의 월성이값을 품절하기 위한 제2쉬프트레지스터; 및

상기 제2위상비교기의 출력신호에 응답하여 상기 제2쉬프트레지스터에 저장된 값을 제1 및 제2 방향으로 쉬프트 제어하기 위한 제1쉬프터제어기

를 포함하여 이루어진 반도체메모리장치의 지역교정單표.

청구항 4. 제2항에 있머서,

상기 제1위상비교기는,

상기 제1신호와 상기 피드백신호에 응답하는 입력된 신호와 선후를 비교하기 위한 제1비교기;

상기 피드백신호를 텔레이시키는 단위될레이;

상기 제1신효와 상기 단위틸레이의 출력신호에 응답하며 압력된 신호의 선호를 비교하기 위한 제2비교기; 및

리셋신호와, 삼기 제1신호 및 상기 피드백신호에 응답하며 상기 제1쉬프트제어기를 리셋시키기 위한 제어 수단

를 포함하여 이루어진 반도체메모리장치의 지역服정學표.

청구항 5. 제 4항에 있어서,

상기 제어수단의 리셋신호는 상기 제1 및 제2 비교기의 출력에 응답하여 시간 지연량의 조절이 끝남을 감지한 감지신호 및 외부로부터의 입력되는 지연고정쭈프리셋신호를 포함하는 것을 특징으로 반도체메모리장치의 지연교정쭈프.

청구항 6. 제5항에 있어서,

상기 제머수단은,

상기 감지신호와 상기 지원표發展표리셋신호를 부정논리합하는 제1노이게이트;

- 상기 노아케이트의 출력과 상기 제1신호와 상기 피드백신호를 부정논리곱하는 난드게이트; 및
- 상기 난도게이트의 출력신호를 지용반전시키기 위한 직렬연결된 다수의 인버터;
- 상기 인버터의 출력신호와 상기 난드게이트의 출력신호를 부정논리합한 리셋제어신호를 출력하는 제2노아 게이트
- 를 포함하여 이루어진 반도체메모리장치의 지영교정택표.

청구항 7. 제4항에 있어서,

제1쉬프트제머기는,

- 상기 제1비교기로부터의 출력신호와 상기 제2비교기로부터의 출력신호를 부정논리곱하는 제1난드게이트;
- 상기 제1난드게이트의 출력을 반전하기 위한 제1인버터;
- 상기 제1인배터의 출력신호와 상기 제어수단의 출력신호에 응답하며 부정논리곱하는 제2난드게이트; 및
- 상기 제2난드게이트의 출력을 반전하여 상기 제1쉬프트레지스터를 제1방향으로 이동시키기 위한 쉬프팅제 머신호를 출력하는 제2인버터
- 를 포함하여 이루어진 반도체메모리 장치의 지역표정學歷.

청구**항 8.** 제3항에 있어서,

- 상기 제2위상비교기는,
- 상기 제1신호와 상기 피드백신호에 응답하는 입력된 신호의 선호를 비교하기 위한 제1비교기;
- 상기 피드백신호를 덮레여시키는 단위달래여;
- 상기 제1신호와 상기 단위됨레朝의 출력신호에 응답하며 입력된 신호의 선후를 비교하기 위한 제2비교기;
- 리셋신호와, 상기 제1신호 및 상기 피드백신호에 응답하여 상기 제1쉬프트제어기를 리셋시키기 위한 제어 수단
- 를 포함하여 이루어진 반도체메모리장차의 지연고정쭈쬬.

청구항 9. 제8항에 있어서,

상기 제어수단의 리셋신호는 상기 제1 및 제2 배교기의 출력에 용답하며 시간 지현량의 조절이 끝남을 <mark>감</mark> 지한 감지신호임을 특징으로 하는 반도체메모리장치의 저연표정#표.

참구항 10. 제8항에 있어서,

- 삼기 제머수단은,
- 상기 감지신호를 반전하는 인버터;
- 상기 인버터의 출력과 상기 제1신호와 상기 피트백신호를 부정논리곱하는 난드게이트; 및
- 상기 난도게이트의 출력신호를 끊었반전시키는 직렬연결된 다수의 인배터단;
- 상기 인버터단의 출력과 상기 난도게이트의 출력을 부정논리합하여 상기 제2쉬프트제어기를 리셋시키기 위한 리셋제어신호를 출력하는 노아게이트
- 를 포함하여 이루어진 반도체메모리 장치의 지역표정學歷.

청구항 11. 제8항에 있어서,

제2쉬프트제머기는,

- 상기 제1비교기로부터의 출력신호와 상기 제2비교기로부터의 출력신호를 부정논리곱하는 제1 및 제2난도 게이트:
- 상기 제1난드게이트의 출력을 반전하기 위한 제1인버터;
- 상기 제2난드게이트의 출력을 반전하기 위한 제2인버터;
- 상기 제1인버터의 출력신호와 상기 제어수단의 출력신호를 부정논리곱하는 제3난드게이트;
- 상기 제2인버터의 출력신호와 상기 제머수단의 출력신호를 부정논리곱하는 제4난드게이트;
- 상기 제3난드게이트의 출력을 반전하여 상기 제2쉬프트레지스터를 제1방향으로 쉬프트시키기 위한 쉬프팅 제머신호를 출력하는 제3인버터; 및

상기 제4난도개이트트의 출력을 반전하여 상기 제2쉬포트레지스터를 제2방향으로 이동시키기 위한 쉬포팅 제대선호를 출력하는 제4인버터


포함하여 이루어진 반도체배모리장치의 지역고등투표.

성구함 12. 제4함에 있어서,


상기 제1월점이라면부 및 삼기 제2월점에라면부는 서로 선택적으로 구동되는 것을 욕정으로 하는 반도체 메모리장치의 지연고정무조,

35.23


55.833




£282×




£##




\$2.853b




52839




52.886







SE 8850









55833







50. EU




52.00



*5*2000





55. EKB

